PATENT ABSTRACTS OF JAPAN



(11)Publication number:

2000-036525

(43)Date of publication of application: 02.02.2000

(51)Int.CI.

H01L 21/66 G01R 31/02 G01R 31/302 H01J 37/28

(21)Application number: 10-205465

(71)Applicant: NEC CORP

(22)Date of filing:


21.07.1998

(72)Inventor: SUMITOMO HIROSHI

(54) DEVICE, METHOD AND STORAGE MEDIUM FOR DETECTING FAILURE OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To easily and quickly detect the defective part of a semiconductor integrated circuit. SOLUTION: A pulse-shaped power line voltage is applied to the power line of an LSI to be inspected, and a pulseshaped ground line voltage whose phase is shifted from that of the power line voltage at 180° is impressed to a ground line, and a signal line voltage being a constant voltage is applied to a signal line. This LSI is irradiated with electronic beams, and the quantity of secondary electrons radiated from the LSI is detected in a period T1 just after the rising of the power line voltage, and in a period T2 just after the falling of the power line voltage. Then, potential images in a defective state (images whose brightness is different before and after the disconnected part when disconnection failure is present) and potential images in a normal state (images whose brightness is the same before and after the disconnected part even when the disconnection failure is present) are generated, based on those detected results.



Then, the electrode images in the defective state and the potential images in the normal state are alternately displayed on a display.

LEGAL STATUS

[Date of request for examination]

21.07.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2991191

[Date of registration]

15.10.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

15.10.2003

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-36525 (P2000-36525A)

(43)公開日 平成12年2月2日(2000.2.2)


(51)Int.Cl. ⁷ 識別記号	}	FI.		* .		テーマコート*(参	(玄玄)
H01L 21/66	and the second s	HOIL	21/66		. с	2G014	
G 0 1 R 31/02		GOIR				2G032	
31/302			37/28		A		
						4M108	
H 0 1 J 37/28		G01R	31/28		. L	5 C 0 3 3	5
		審査	請求 有	請求項の数	k13 C	L (全 21	頁)
(21)出願番号 特願平10-205	465	(71)出願	人 00000)4237		*	
			日本的	电気株式会社			
(22)出願日 平成10年7月2	1日(1998.7.21)		東京	\$P. *** \$P. **	7番1	号	
	·	(72)発明	者 住友	洋志			
			東京	邓港区芝五丁目	7番1	号 日本電	気材
			式会社	吐内			
		(74)代理	人 10010	14916			
			弁理:	上 古潜入 取。	(外1	名)	
		Fターム	(参考) 2	CO14 AAO2 AB!	51 AB59	AC11	
			2	CO32 AAOO AD	08 AF08	ALOO	
		•	4	M106 AA01 AA	02 BA02	BA14 CA15	
				CA70 DEC	01 DE20	DE24 DJ11	
				DJ21 DJ:		_	
•		•	·5	CO33 TTO1 TTO		TMG	

(54) 【発明の名称】 半導体集積回路の故障検出装置、方法及び記録媒体

(57)【要約】

【課題】 半導体集積回路の故障箇所を簡易かつ高速に 検出する。

【解決手段】 検査対象となるLSIの電源線にバルス状の電源線電圧を、接地線に電源線電圧と位相が180度ずれたパルス状の接地線電圧を、信号線に定電圧の信号線電圧をそれぞれ印加する。このLSIに電子ビームを照射し、電源線電圧の立ち上がり直後の期間T1と、立ち下がり直後の期間T2でそれぞれLSIから放出される二次電子の量を検出する。これらの検出結果に基づいて、それぞれ故障状態の電位像(断線故障がある場合には、断線箇所の前後で明度が異なる画像)と、正常状態の電位像(断線故障があっても、断線箇所の前後で明度に差がでない画像)とを生成する。そして、故障状態の電位像と正常状態の電位像とを交互にディスプレイに表示する。



【特許請求の範囲】

【請求項1】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のバルス状電圧を印加するパルス電圧印加手段と、

前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加手段と、

前記パルス電圧印加手段によって電源線及び接地線に所定のパルス状電圧が印加され、前記定電圧印加手段によって信号線に所定の定電圧が印加されている前記半導体集積回路に、電子ビームを照射する電子ビーム照射手段と、

前記電子ビーム照射手段から照射された電子ビームに対して前記半導体集積回路から放出される二次電子を検出する二次電子検出手段と、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成手段と、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成手段と、

前記故障像生成手段が生成した故障像と前記正常像生成 手段が生成した正常像とを交互に表示する表示手段とを 備えることを特徴とする半導体集積回路の故障検出装 置。

【請求項2】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のバルス状電圧を印加するバルス電圧印加手段と、

前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加手段と、

前記パルス電圧印加手段によって電源線及び接地線に所定のパルス状電圧が印加され、前記定電圧印加手段によって信号線に所定の定電圧が印加されている前記半導体 集積回路に、電子ビームを照射する電子ビーム照射手段 と

前記電子ビーム照射手段から照射された電子ビームに対 して前記半導体集積回路から放出される二次電子を検出 する二次電子検出手段と、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成手段と、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に基づく

正常像を生成する正常像生成手段と、

前記故障像生成手段が生成した故障像と前記正常像生成 手段が生成した正常像との差像を生成する差像生成手段 と

前記差像生成手段が生成した差像を表示する表示手段と を備えることを特徴とする半導体集積回路の故障検出装 置。

【請求項3】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加するパルス電圧印加手段と、

前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加手段と、

前記パルス電圧印加手段によって電源線及び接地線に所定のパルス状電圧が印加され、前記定電圧印加手段によって信号線に所定の定電圧が印加されている前記半導体集積回路に、電子ビームを照射する電子ビーム照射手段と

前記電子ビーム照射手段から照射された電子ビームに対して前記半導体集積回路から放出される二次電子を検出する二次電子検出手段と、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成手段と、

前記半導体集積回路の故障箇所で二次電子の放出量に変 化が現れない前記パルス状電圧が所定の位相となる期間 において、前記二次電子検出手段が検出した二次電子の 放出量を取得し、該取得した二次電子の放出量に基づく 正常像を生成する正常像生成手段と、

前記故障像生成手段が生成した故障像と前記正常像生成 手段が生成した正常像とに基づいて、前記半導体集積回 路に故障が生じているかどうかを判別する故障判別手段 とを備えることを特徴とする半導体集積回路の故障検出 装置。

【請求項4】前記故障像生成手段が生成した故障像と前記正常像生成手段が生成した正常像との色の差を判別する色差判別手段と、

前記色差判別手段の判別結果に従って、前記故障像と前 記正常像との少なくとも一方の色を補正する像補正手段 とをさらに備えることを特徴とする請求項1乃至3のい ずれか1項に記載の半導体集積回路の故障検出装置。

【請求項5】前記パルス電圧印加手段は、前記半導体集 積回路の電源線と接地線とに互いに位相が180度ずれ たパルス状電圧をそれぞれ印加し、

前記故障像生成手段は、前記電源線に印加されたパルス 状電圧が立ち上がった後の所定の期間内に前記二次電子 検出手段が検出した二次電子の放出量を取得し、該取得 した二次電子の放出量に基づく故障像を生成し、

前記正常像生成手段は、前記電源線に印加されたパルス

状電圧が立ち上がった後の所定の期間後で立ち下がる前 の所定の期間内に前記二次電子検出手段が検出した二次 電子の放出量を取得し、該取得した二次電子の放出量に 基づく故障像を生成することを特徴とする請求項1乃至 4のいずれか1項に記載の半導体集積回路の故障検出装 置

【請求項6】前記パルス電圧印加手段は、前記半導体集 積回路の電源線と接地線とに互いに位相が180度ずれ たパルス状電圧をそれぞれ印加し、

前記故障像生成手段は、前記電源線に印加されたパルス 状電圧が立ち上がった後の第1の期間内に前記二次電子 検出手段が検出した二次電子の放出量と、前記第1の期 間と180度位相がずれた第2の期間に前記二次電子検 出手段が検出した二次電子の放出量を取得し、前記第

1、第2の期間に取得した二次電子の放出量に基づく故障像を生成し、

前記正常像生成手段は、前記第1の期間後で立ち下がる前の第3の期間内に前記二次電子検出手段が検出した二次電子の放出量と、前記第3の期間と180度位相がずれた第4の期間に前記二次電子検出手段が検出した二次電子の放出量を取得し、前記第3、第4の期間に取得した二次電子の放出量に基づく故障像を生成することを特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路の故障検出装置。

【請求項7】前記パルス電圧印加手段は、前記電源線に 印加するパルス状電圧の高レベルと前記接地線に印加す るパルス状電圧の低レベルとの差が検査対象となる前記 半導体集積回路の最大定格電圧となり、かつ前記電源線 に印加するパルス状電圧の低レベルが前記接地線に印加 するパルス状電圧の高レベルよりも低くなるパルス状電 圧を、前記半導体集積回路の電源線及び接地線にそれぞ れ印加し、

前記定電圧印加手段は、前記電源線に印加するパルス状電圧の低レベルと前記接地線に印加するパルス状電圧の高レベルとの間のレベルの電圧を、前記半導体集積回路の信号線に印加することを特徴とする請求項1乃至6のいずれか1項に記載の半導体集積回路の故障検出装置。

【請求項8】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加するパルス電圧印加ステップと、

前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加ステップと、

前記パルス電圧印加ステップによって電源線及び接地線 に所定のパルス状電圧が印加され、前記定電圧印加ステップによって信号線に所定の定電圧が印加されている前 記半導体集積回路に、電子ビームを照射する電子ビーム 照射ステップと、

前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子を検出する二次電子検出ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成ステップと、

前記故障像生成ステップで生成した故障像と前記正常像 生成ステップで生成した正常像とを交互に表示する表示 ステップとを含むことを特徴とする半導体集積回路の故 障検出方法。

【請求項9】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加するパルス電圧印加ステップと、

前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加ステップと、

前記パルス電圧印加ステップによって電源線及び接地線 に所定のパルス状電圧が印加され、前記定電圧印加ステップによって信号線に所定の定電圧が印加されている前 記半導体集積回路に、電子ビームを照射する電子ビーム 照射ステップと、

前記電子ビーム照射ステップで照射された電子ビームに 対して前記半導体集積回路から放出される二次電子を検 出する二次電子検出ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成ステップと、

前記故障像生成ステップで生成した故障像と前記正常像 生成ステップで生成した正常像との差像を生成する差像 生成ステップと、

前記差像生成ステップで生成した差像を表示する表示ステップとを含むことを特徴とする半導体集積回路の故障 検出方法。

【請求項10】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加するパルス電圧印加ステップと、

前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加ステップと、

前記パルス電圧印加ステップによって電源線及び接地線 に所定のパルス状電圧が印加され、前記定電圧印加ステップによって信号線に所定の定電圧が印加されている前 記半導体集積回路に、電子ビームを照射する電子ビーム 照射ステップと、

前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子を検出する二次電子検出ステップと

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、前記電子ビーム照射ステップで照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成ステップと、

前記故障像生成ステップで生成した故障像と前記正常像 生成ステップで生成した正常像とに基づいて、前記半導 体集積回路に故障が生じているかどうかを故障判別する 判別ステップとを含むことを特徴とする半導体集積回路 の故障検出方法。

【請求項11】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加し、信号線に所定の定電圧を印加して、前記半導体集積回路に電子ビームを照射し、該照射した電子ビームに対して前記半導体集積回路が放出した二次電子を検出し、検出した二次電子の放出量に基づく電位像によって前記半導体集積回路の故障を検出するためのプログラムを記録した記録媒体であって、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成ステップと、

前記故障像生成ステップで生成した故障像と前記正常像生成ステップで生成した正常像とを交互に表示する表示ステップとを実行するプログラムを記録することを特徴

とするコンピュータ読み取り可能な記録媒体。

【請求項12】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加し、信号線に所定の定電圧を印加して、前記半導体集積回路に電子ビームを照射し、該照射した電子ビームに対して前記半導体集積回路が放出した二次電子を検出し、検出した二次電子の放出量に基づく電位像によって前記半導体集積回路の故障を検出するためのプログラムを記録した記録媒体であって、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成ステップと、

前記故障像生成ステップで生成した故障像と前記正常像 生成ステップで生成した正常像との差像を生成する差像 生成ステップと、

前記差像生成ステップで生成した差像を表示する表示ス テップとを実行するプログラムを記録することを特徴と するコンピュータ読み取り可能な記録媒体。

【請求項13】検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のパルス状電圧を印加し、信号線に所定の定電圧を印加して、前記半導体集積回路に電子ビームを照射し、該照射した電子ビームに対して前記半導体集積回路が放出した二次電子を検出し、検出した二次電子の放出量に基づく電位像によって前記半導体集積回路の故障を検出するためのプログラムを記録した記録媒体であって、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく故障像を生成する故障像生成ステップと、

前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、照射された電子ビームに対して前記半導体集積回路から放出される二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成ステップと、

前記故障像生成ステップで生成した故障像と前記正常像 生成ステップで生成した正常像とに基づいて、前記半導 体集積回路に故障が生じているかどうかを故障判別する 判別ステップとを実行するプログラムを記録することを 特徴とするコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路の 故障検出装置及びその方法並びにその制御プログラムを 記録した記録媒体に関し、特に半導体集積回路の断線故 障などの高抵抗性故障の検出に好適なものに関するもの である。

[0002]

【従来の技術】従来の半導体集積回路(以下、LSIと称す)の故障信号の発生源を特定するために使用される電子ビームテスタでは、ロジックテスタから供給されるテストベクトルによる内部配線の電位変化がLSI表面に電子ビームを照射した際の表面電位ポテンシャルに変化を及ぼすことによって生じる二次電子放出量の変化を測定することによって、着目する配線の電位変化パターンを得て、これを良品と故障品のLSIで比較するようになっている。

【0003】この他にも、断線故障のみに特化した、より簡便な検出方法として、断線のある配線と直接接続されているゲートへ電子を注入することにより、電源線と接地線との間に生じる電位変化を利用したCIVA (Charge Induced Voltage Alternation) 法が文献 (E. I. Cole Jr. and R. E. Anderson, "Rapid Localization of Open Conductors Using Charge Induced Voltage Alternation" Proceedings of the 30th International Reliability Physics Symposium, 288-298(1992)) に開示されており、これが実用化されている。

【0004】しかしながら、単一モード故障に特化した解析技術と比較して電子ビームテスタを使用した故障解析では、解析標準時間が2時間以上を要することが欠点となっている。従来、電子ビームテスタでは、注目した配線の電位変化を検証するためにLSIの動作試験を行うためのテストベクトルと、それをLSIに与えるためのロジックテスタとが必要である。LSIとロジックテスタとの接続のために複雑な配線治具の準備に時間をかける必要があり、LSIの大規模化による多ピン化に伴い、解析の事前に不可欠な準備時間が増大するという欠点がある。

【0005】また、CIVA法では、例えば、3入力のNANDゲートにおいて、断線のある配線以外の二つの入力がハイレベル(以下、Hと記す)とローレベル(Lと記す)とに別れていて出力が固定されている場合のように、断線のあるゲートの入力を変化させてもそのゲート出力に変化が生じなければ断線を検知できない。即ち、断線故障の場所によってはCIVA法では検出できないという問題があった。更に、通常の走査電子顕微鏡(SEM)装置に加えて、画像化のために別途演算処理装置を必要とするため、システム構成が複雑になるとい

う欠点があった。

【0006】そこで、これ等の従来提案されている技術 に対して指摘されている課題を解決するために、本願発 明者らが特願平8-294149号において、CMOS 構造のLSIの電源線と接地線から繰返しパルス電圧を 印加することによって、静的な状態ではLSIの大半の 内部配線は必ず電源線か接地線のいずれか一方と電気的 に接続する回路構造を利用して、テストベクトルを用い ずに内部配線に電位変化を伝播させて得た電位像にCA Dレイアウト像をマスクとして重ね合せて故障箇所の視 認性を向上し故障箇所を検出する技術を出願している。 【0007】更に、同じく本願発明者らが特願平9-0 80549号において、上記発明においてレイアウトデ ータを用いずに良品と故障品の電位像の差像のみから故 障箇所を検出する技術を出願し、特願平10-0012 59において、良品と故障品を高速に交換して断線検出 時間を短縮する技術を出願している。

[0008]

【発明が解決しようとする課題】しかし、特願平8-2 94149号に記載の断線検出法では、電位像を取得する以外にレイアウトデータを用いて実時間画像処理を実施するための高性能WS(ワークステーション)を必要とし、運用コストがかかるため簡易な断線検出技術ではない。

【0009】また、特願平9-080549号に記載の 断線検出法では、良品と故障品の電位像を比較する場 合、良品と故障品の電位像を迅速に取得するために電子 ビームテスタを2台用意するかもしくは良品と故障品を 交換する毎に真空度を低下させるため画像取得に時間が かかり、簡易で高速な検出技術ではない。

【0010】また、特願平10-001259では良品と故障品の電位像を位置と明度のずれを最少の状態で取得するため位置補正及び画像処理を施す必要があるため画像取得後即断線検出は不可能であり、高速な検出技術ではない。

【0011】本発明は、半導体集積回路の故障箇所を簡易かつ高速に検出することができる半導体集積回路の故障検出装置、方法、及びその制御プログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。

[0012]

【課題を解決するための手段】上記目的を達成するため、本発明の第1の観点にかかる半導体集積回路の故障検出装置は、検査対象となる半導体集積回路の電源線及び接地線にそれぞれ所定のバルス状電圧を印加するパルス電圧印加手段と、前記半導体集積回路の信号線に所定の定電圧を印加する定電圧印加手段と、前記パルス電圧印加手段によって電源線及び接地線に所定のパルス状電圧が印加され、前記定電圧印加手段によって信号線に所定の定電圧が印加されている前記半導体集積回路に、電

子ビームを照射する電子ビーム照射手段と、前記電子ビーム照射手段から照射された電子ビームに対して前記半導体集積回路から放出される二次電子を検出する二次電子検出手段と、前記半導体集積回路の故障箇所で二次電子の放出量に変化が現れる前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に変化が現れない前記パルス状電圧が所定の位相となる期間において、前記二次電子検出手段が検出した二次電子の放出量を取得し、該取得した二次電子の放出量に基づく正常像を生成する正常像生成手段と、前記故障像生成手段が生成した故障像と成手段と、前記故障像生成手段が生成した故障像と前記正常像生成手段が生成した正常像とを交互に表示する表示手段とを備えることを特徴とする

【0013】上記半導体集積回路の故障検出装置によれば、検査対象となる半導体集積回路に故障箇所があれば、その故障箇所を含む半導体集積回路に電子ビームを照射するだけで、故障箇所が現れる故障像と、故障箇所が現れない正常像とが交互に表示手段に表示され、故障箇所の判別が可能となる。このため、簡易かつ高速に半導体集積回路の故障箇所を検出することができる。

【0014】また、上記半導体集積回路の検査装置によれば、レイアウトデータを用いた実時間画像処理や、良品と故障品の電位像の位置ずれや明度ずれを補正するといった処理も必要なくなり、簡易かつ高速に半導体集積回路の故障箇所を検出することができる。

【0015】上記目的を達成するため、本発明の第2の 観点にかかる半導体集積回路の故障検出装置は、検査対 象となる半導体集積回路の電源線及び接地線にそれぞれ 所定のパルス状電圧を印加するパルス電圧印加手段と、 前記半導体集積回路の信号線に所定の定電圧を印加する 定電圧印加手段と、前記パルス電圧印加手段によって電 源線及び接地線に所定のパルス状電圧が印加され、前記 定電圧印加手段によって信号線に所定の定電圧が印加さ れている前記半導体集積回路に、電子ビームを照射する 電子ビーム照射手段と、前記電子ビーム照射手段から照 射された電子ビームに対して前記半導体集積回路から放 出される二次電子を検出する二次電子検出手段と、前記 半導体集積回路の故障箇所で二次電子の放出量に変化が 現れる前記パルス状電圧が所定の位相となる期間におい て、前記二次電子検出手段が検出した二次電子の放出量 を取得し、該取得した二次電子の放出量に基づく故障像 を生成する故障像生成手段と、前記半導体集積回路の故 障箇所で二次電子の放出量に変化が現れない前記パルス 状電圧が所定の位相となる期間において、前記二次電子 検出手段が検出した二次電子の放出量を取得し、該取得 した二次電子の放出量に基づく正常像を生成する正常像 生成手段と、前記故障像生成手段が生成した故障像と前

記正常像生成手段が生成した正常像との差像を生成する 差像生成手段と、前記差像生成手段が生成した差像を表 示する表示手段とを備えることを特徴とする。

【0016】上記半導体集積回路の故障検出装置によれば、検査対象となる半導体集積回路に故障箇所があれば、その故障箇所を含む半導体集積回路に電子ビームを照射するだけで、故障箇所が他の箇所と異なる状態で表示される差像が表示手段に表示され、故障箇所の判別が可能となる。このため、簡易かつ高速に半導体集積回路の故障箇所を検出することができる。

【0017】また、上記半導体集積回路の検査装置によれば、レイアウトデータを用いた実時間画像処理や、良品と故障品の電位像の位置ずれや明度ずれを補正するといった処理も必要なくなり、簡易かつ高速に半導体集積回路の故障箇所を検出することができる。

【0018】上記目的を達成するため、本発明の第3の 観点にかかる半導体集積回路の故障検出装置は、検査対 象となる半導体集積回路の電源線及び接地線にそれぞれ 所定のパルス状電圧を印加するパルス電圧印加手段と、 前記半導体集積回路の信号線に所定の定電圧を印加する 定電圧印加手段と、前記パルス電圧印加手段によって電 源線及び接地線に所定のパルス状電圧が印加され、前記 定電圧印加手段によって信号線に所定の定電圧が印加さ れている前記半導体集積回路に、電子ビームを照射する 電子ビーム照射手段と、前記電子ビーム照射手段から照 射された電子ビームに対して前記半導体集積回路から放 出される二次電子を検出する二次電子検出手段と、前記 半導体集積回路の故障箇所で二次電子の放出量に変化が 現れる前記パルス状電圧が所定の位相となる期間におい で、前記二次電子検出手段が検出した二次電子の放出量 を取得し、該取得した二次電子の放出量に基づく故障像 を生成する故障像生成手段と、前記半導体集積回路の故 障箇所で二次電子の放出量に変化が現れない前記パルス 状電圧が所定の位相となる期間において、前記二次電子 検出手段が検出した三次電子の放出量を取得し、該取得 した二次電子の放出量に基づく正常像を生成する正常像 生成手段と、前記故障像生成手段が生成した故障像と前 記正常像生成手段が生成した正常像とに基づいて、前記 半導体集積回路に故障が生じているかどうかを判別する 故障判別手段とを備えることを特徴とする。

【0019】上記半導体集積回路の故障検出装置によれば、検査対象となる半導体集積回路に故障箇所があれば、その故障箇所を含む半導体集積回路に電子ビームを照射するだけで、故障箇所が現れる故障像と、故障箇所が現れない正常像とを取得でき、これらに基づいて故障箇所が判別される。このため、簡易かつ高速に半導体集積回路の故障箇所を検出することができる。

【0020】また、上記半導体集積回路の検査装置によれば、レイアウトデータを用いた実時間画像処理や、2つの像の位置ずれを補正するといった処理も必要なくな

り、簡易かつ高速に半導体集積回路の故障箇所を検出す ることができる。

【0021】上記第1~第3の観点にかかる半導体集積 回路の故障検出装置は、前記故障像生成手段が生成した 故障像と前記正常像生成手段が生成した正常像との色の 差を判別する色差判別手段と、前記色差判別手段の判別 結果に従って、前記故障像と前記正常像との少なくとも 一方の色を補正する像補正手段とをさらに備えるものと してもよい。

【0022】このように、像補正手段を備えて、故障像と正常像との色の差が最小となるように補正を行うことによって、表示手段による表示に基づくオペレータの判断や、判別手段による半導体集積回路の故障の判別が容易になる。

【0023】なお、この場合において、故障像及び正常 像は、色彩によって色が違うものだけでなく、明度のみ のによって色が違うものも含まれる。

【0024】上記第1~第3の観点にかかる半導体集積 回路の故障検出装置において、前記パルス電圧印加手段 は、前記半導体集積回路の電源線と接地線とに互いに位 相が180度ずれたパルス状電圧をそれぞれ印加するも のとすることができる。そして、例えば、前記故障像生 成手段は、前記電源線に印加されたパルス状電圧が立ち 上がった後の所定の期間内に前記二次電子検出手段が検 出した二次電子の放出量を取得し、該取得した二次電子 の放出量に基づく故障像を生成するものすることがで き、前記正常像生成手段は、前記電源線に印加されたパ ルス状電圧が立ち上がった後の所定の期間後で立ち下が る前の所定の期間内に前記二次電子検出手段が検出した 二次電子の放出量を取得し、該取得した二次電子の放出 量に基づく故障像を生成するものとすることができる。 【0025】また、前記故障像生成手段は、前記電源線 に印加されたパルス状電圧が立ち上がった後の第1の期 間内に前記二次電子検出手段が検出した二次電子の放出 量と、前記第1の期間と180度位相がずれた第2の期 間に前記二次電子検出手段が検出した二次電子の放出量 を取得し、前記第1、第2の期間に取得した二次電子の 放出量に基づく故障像を生成するものとすることがで き、前記正常像生成手段は、前記第1の期間後で立ち下 がる前の第3の期間内に前記二次電子検出手段が検出し た二次電子の放出量と、前記第3の期間と180度位相 がずれた第4の期間に前記二次電子検出手段が検出した 二次電子の放出量を取得し、前記第3、第4の期間に取 得した二次電子の放出量に基づく故障像を生成するもの

【0026】上記第1~第3の観点にかかる半導体集積 回路の故障検出装置において、前記パルス電圧印加手段 は、例えば、前記電源線に印加するパルス状電圧の高レ ベルと前記接地線に印加するパルス状電圧の低レベルと の差が検査対象となる前記半導体集積回路の最大定格電

とすることができる。

圧となり、かつ前記電源線に印加するパルス状電圧の低レベルが前記接地線に印加するパルス状電圧の高レベルよりも低くなるパルス状電圧を、前記半導体集積回路の電源線及び接地線にそれぞれ印加するものとすることができる。この場合、前記定電圧印加手段は、前記電源線に印加するパルス状電圧の低レベルと前記接地線に印加するパルス状電圧の高レベルとの間のレベルの電圧を、前記半導体集積回路の信号線に印加するものとすることを好適とする。

【0027】なお、上記第1~第3の観点にかかる半導体集積回路において、故障像とは、検査対象となる半導体集積回路でその故障像を生成する範囲に故障箇所があれば、その故障箇所が画像の変化として現れるものを意味し、必ずしもその中に故障箇所があってもその故障箇所が画像として現れないものを意味し、必ずしも故障箇所がないことを意味しない。

【0028】上記目的を達成するため、本発明の第4の 観点にかかる半導体集積回路の故障検出方法は、検査対 象となる半導体集積回路の電源線及び接地線にそれぞれ 所定のパルス状電圧を印加するパルス電圧印加ステップ と、前記半導体集積回路の信号線に所定の定電圧を印加 する定電圧印加ステップと、前記パルス電圧印加ステッ プによって電源線及び接地線に所定のパルス状電圧が印 加され、前記定電圧印加ステップによって信号線に所定 の定電圧が印加されている前記半導体集積回路に、電子 ビームを照射する電子ビーム照射ステップと、前記電子 ビーム照射ステップで照射された電子ビームに対して前 記半導体集積回路から放出される二次電子を検出する二 次電子検出ステップと、前記半導体集積回路の故障箇所 で二次電子の放出量に変化が現れる前記パルス状電圧が 所定の位相となる期間において、前記電子ビーム照射ス テップで照射された電子ビームに対して前記半導体集積 回路から放出される二次電子の放出量を取得し、該取得 した二次電子の放出量に基づく故障像を生成する故障像 生成ステップと、前記半導体集積回路の故障箇所で二次 電子の放出量に変化が現れない前記パルス状電圧が所定 の位相となる期間において、前記電子ビーム照射ステッ プで照射された電子ビームに対して前記半導体集積回路 から放出される二次電子の放出量を取得し、該取得した 二次電子の放出量に基づく正常像を生成する正常像生成 ステップと、前記故障像生成ステップで生成した故障像 と前記正常像生成ステップで生成した正常像とを交互に 表示する表示ステップとを含むことを特徴とする。

【0029】上記目的を達成するため、本発明の第5の 観点にかかる半導体集積回路の故障検出方法は、検査対 象となる半導体集積回路の電源線及び接地線にそれぞれ 所定のパルス状電圧を印加するパルス電圧印加ステップ と、前記半導体集積回路の信号線に所定の定電圧を印加 する定電圧印加ステップと、前記パルス電圧印加ステッ

プによって電源線及び接地線に所定のパルス状電圧が印 加され、前記定電圧印加ステップによって信号線に所定 の定電圧が印加されている前記半導体集積回路に、電子 ビームを照射する電子ビーム照射ステップと、前記電子 ビーム照射ステップで照射された電子ビームに対して前 記半導体集積回路から放出される二次電子を検出する二 次電子検出ステップと、前記半導体集積回路の故障箇所 で二次電子の放出量に変化が現れる前記パルス状電圧が 所定の位相となる期間において、前記電子ビーム照射ス テップで照射された電子ビームに対して前記半導体集積 回路から放出される二次電子の放出量を取得し、該取得 した二次電子の放出量に基づく故障像を生成する故障像 生成ステップと、前記半導体集積回路の故障箇所で二次 電子の放出量に変化が現れない前記パルス状電圧が所定 の位相となる期間において、前記電子ビーム照射ステッ プで照射された電子ビームに対して前記半導体集積回路 から放出される二次電子の放出量を取得し、該取得した 二次電子の放出量に基づく正常像を生成する正常像生成 ステップと、前記故障像生成ステップで生成した故障像 と前記正常像生成ステップで生成した正常像との差像を 生成する差像生成ステップと、前記差像生成ステップで 生成した差像を表示する表示ステップとを含むことを特 徴とする。

【0030】上記目的を達成するため、本発明の第6の 観点にかかる半導体集積回路の故障検出方法は、検査対 象となる半導体集積回路の電源線及び接地線にそれぞれ 所定のパルス状電圧を印加するパルス電圧印加ステップ と、前記半導体集積回路の信号線に所定の定電圧を印加 する定電圧印加ステップと、前記パルス電圧印加ステッ プによって電源線及び接地線に所定のパルス状電圧が印 加され、前記定電圧印加ステップによって信号線に所定 の定電圧が印加されている前記半導体集積回路に、電子 ビームを照射する電子ビーム照射ステップと、前記電子 ビーム照射ステップで照射された電子ビームに対して前 記半導体集積回路から放出される二次電子を検出する二 次電子検出ステップと、前記半導体集積回路の故障箇所 で二次電子の放出量に変化が現れる前記パルス状電圧が 所定の位相となる期間において、前記電子ビーム照射ス テップで照射された電子ビームに対して前記半導体集積 回路から放出される二次電子の放出量を取得し、該取得 した二次電子の放出量に基づく故障像を生成する故障像 生成ステップと、前記半導体集積回路の故障箇所で二次 電子の放出量に変化が現れない前記パルス状電圧が所定 の位相となる期間において、前記電子ビーム照射ステッ プで照射された電子ビームに対して前記半導体集積回路 から放出される二次電子の放出量を取得し、該取得した 二次電子の放出量に基づく正常像を生成する正常像生成 ステップと、前記故障像生成ステップで生成した故障像 と前記正常像生成ステップで生成した正常像とに基づい て、前記半導体集積回路に故障が生じているかどうかを

故障判別する判別ステップとを含むことを特徴とする。 【0031】上記目的を達成するため、本発明の第7の 観点にかかるコンピュータ読み取り可能な記録媒体は、 検査対象となる半導体集積回路の電源線及び接地線にそ れぞれ所定のパルス状電圧を印加し、信号線に所定の定 電圧を印加して、前記半導体集積回路に電子ビームを照 射し、該照射した電子ビームに対して前記半導体集積回 路が放出した二次電子を検出し、検出した二次電子の放 出量に基づく電位像によって前記半導体集積回路の故障 を検出するためのプログラムを記録した記録媒体であっ て、前記半導体集積回路の故障箇所で二次電子の放出量 に変化が現れる前記パルス状電圧が所定の位相となる期 間において、照射された電子ビームに対して前記半導体 集積回路から放出される二次電子の放出量を取得し、該 取得した二次電子の放出量に基づく故障像を生成する故 障像生成ステップと、前記半導体集積回路の故障箇所で 二次電子の放出量に変化が現れない前記パルス状電圧が 所定の位相となる期間において、照射された電子ビーム に対して前記半導体集積回路から放出される二次電子の 放出量を取得し、該取得した二次電子の放出量に基づく 正常像を生成する正常像生成ステップと、前記故障像生 成ステップで生成した故障像と前記正常像生成ステップ で生成した正常像とを交互に表示する表示ステップとを 実行するプログラムを記録することを特徴とする。

【0032】上記目的を達成するため、本発明の第8の 観点にかかるコンピュータ読み取り可能な記録媒体は、 検査対象となる半導体集積回路の電源線及び接地線にそ れぞれ所定のパルス状電圧を印加し、信号線に所定の定 電圧を印加して、前記半導体集積回路に電子ビームを照 射し、該照射した電子ビームに対して前記半導体集積回 路が放出した二次電子を検出し、検出した二次電子の放 出量に基づく電位像によって前記半導体集積回路の故障 を検出するためのプログラムを記録した記録媒体であっ て、前記半導体集積回路の故障箇所で二次電子の放出量 に変化が現れる前記パルス状電圧が所定の位相となる期 間において、照射された電子ビームに対して前記半導体 集積回路から放出される二次電子の放出量を取得し、該 取得した二次電子の放出量に基づく故障像を生成する故 障像生成ステップと、前記半導体集積回路の故障箇所で 二次電子の放出量に変化が現れない前記パルス状電圧が 所定の位相となる期間において、照射された電子ビーム に対して前記半導体集積回路から放出される二次電子の 放出量を取得し、該取得した二次電子の放出量に基づく 正常像を生成する正常像生成ステップと、前記故障像生 成ステップで生成した故障像と前記正常像生成ステップ で生成した正常像との差像を生成する差像生成ステップ と、前記差像生成ステップで生成した差像を表示する表 示ステップとを実行するプログラムを記録することを特 徴とする。

【0033】上記目的を達成するため、本発明の第9の

観点にかかるコンピュータ読み取り可能な記録媒体は、 検査対象となる半導体集積回路の電源線及び接地線にそ れぞれ所定のパルス状電圧を印加し、信号線に所定の定 電圧を印加して、前記半導体集積回路に電子ビームを照 射し、該照射した電子ビームに対して前記半導体集積回 路が放出した二次電子を検出し、検出した二次電子の放 出量に基づく電位像によって前記半導体集積回路の故障 を検出するためのプログラムを記録した記録媒体であっ て、前記半導体集積回路の故障箇所で二次電子の放出量 に変化が現れる前記パルス状電圧が所定の位相となる期 間において、照射された電子ビームに対して前記半導体 集積回路から放出される二次電子の放出量を取得し、該 取得した二次電子の放出量に基づく故障像を生成する故 障像生成ステップと、前記半導体集積回路の故障箇所で 二次電子の放出量に変化が現れない前記パルス状電圧が 所定の位相となる期間において、照射された電子ビーム に対して前記半導体集積回路から放出される二次電子の 放出量を取得し、該取得した二次電子の放出量に基づく 正常像を生成する正常像生成ステップと、前記故障像生 成ステップで生成した故障像と前記正常像生成ステップ で生成した正常像とに基づいて、前記半導体集積回路に 故障が生じているかどうかを故障判別する判別ステップ とを実行するプログラムを記録することを特徴とする。 [0034]

【発明の実施の形態】以下、添付図面を参照して、本発明の実施の形態について説明する。

【0035】[第1の実施の形態]図1は、この実施の 形態にかかるLSIの高抵抗性故障を検出するための電 子ピームテスタの構成を示す図である。図示するよう に、この電子ピームテスタ10は、走査型電子顕微鏡 (SEM)101と、パルスジェネレータ103と、定 電圧電源104と、ワークステーション(WS)111 と、ディスプレイ112とを備える。

【0036】SEM101は、試料CMOS-LSI100を載置する真空容器(図示せず)と、電子銃110と、二次電子検出器105とを備える。電子銃110は、真空容器に載置された試料CMOS-LSI100に一次電子ビーム109を走査しながら照射する。二次電子検出器105は、試料CMOS-LSI101の一次電子ビーム109が照射された部位に応じて放出される二次電子の放出量を検出する。

【0037】パルスジェネレータ103は、後述するパルス電圧を、SEM101の外面に備え付けられた電源線端子106または接地線端子107を介して、試料CMOS-LSI101の電源線と接地線とにそれぞれ印加する。定電圧電源104は、パルスジェネレータ103からのパルス電圧と後述するような関係にある定電圧を、SEM101の外面に備え付けられた信号線端子108を介して、試料CMOS-LSI100の信号線に印加する。

【0038】WS111は、二次電子検出器105が検出した二次電子の放出量に基づいて、真空容器に載置された試料CMOS-LSI100の電位像を作成する。この電位像の作成のため、WS111は、ピクセル分割された所定の領域毎の二次電子の放出量から白黒の階調画像を生成するように画像処理する。また、WS111は、パルスジェネレータ103からのパルス電圧の供給を制御する。ディスプレイ112は、WS111で作成した資料CMOS-LSI100の電位像を表示する。記憶媒体113は、WS111の制御プログラムを記憶するROMなどによって構成されている。

【0039】次に、パルスジェネレータ103及び定電 圧電源104からの試料CMOS-LSI100への電 気信号の供給と、試料CMOS-LSI100の電位像 の取得法について説明する。

【0040】図2は、パルスジェネレータ103及び定電圧電源104から試料CMOS-LSI100に印加する電圧を示す。パルスジェネレータ103は、試料CMOS-LSI100の電源線に図2に実線で示す矩形波のパルス電圧(以下、電源線電圧という)を印加し、試料CMOS-LSIの接地線に図2に破線で示す矩形波のパルス電圧(以下、接地線電圧という)を印加する。定電圧電源104は、試料CMOS-LSI100の信号線に図2に一点鎖線で示す定電圧(以下、信号線電圧という)を印加する。

【0041】ここで、図2に示すように、電源線電圧の立ち上がりタイミングと接地線電圧の立ち下がりタイミング、電源線電圧の立ち下がりタイミングと接地線電圧の立ち上がりタイミングは、それぞれ同一タイミングになっている。また、電源線電圧の高い方の電位と接地線電圧の低い方の電位との差は、試料CMOS-LSI100に関して定められている最大定格電圧に設定されている。電源線電圧の低い方の電圧は、接地線電圧の高い方の電圧よりも低くなるように設定されており、信号線電圧は、これらの間の値に設定されている。

【0042】試料CMOS-LSI100の電位像の取得に関して述べると、WS111は、図2に示す電源線電圧が立ち上がった後の所定の期間T1と立ち下がる前の所定の期間T2とにおいて、二次電子検出器105が検出した二次電子の放出量を取得する。実際には、電源線電圧がこれらの状態のときの複数回の期間T1、T2で取得した二次電子の放出量が積算される。WS111は、期間T1、T2において取得した二次電子の放出量に基づいて所定の画像処理を行い、それぞれ故障状態の電位像と正常状態の電位像とを生成する。なお、期間T3、T4では、この実施の形態では二次電子の放出量の取得はなく、期間T3、T4については後述する第3の取得はなく、期間T3、T4については後述する第3の実施の形態において説明する。もっとも、ここでいう正常状態とは必ずしも断線箇所を含むものではない。故障状態とは必ずしも断線箇所を含むものではない。

【0043】なお、期間T1において故障状態の電位像が取得され、期間T2において正常状態の電位像が取得されるのは、次の理由による。LSIの配線中に断線による高抵抗箇所があるとそこで電圧の伝播遅延が生じるが、パルスの立ち上がりタイミングの直後ではこの伝播遅延の影響によって断線箇所の前後で配線の電位が大きく異なることとなるが、パルスの立ち下がりタイミングの直前までになると高抵抗箇所の先にも電圧が伝播するのに十分な時間が得られ、断線箇所の前後で配線の電位に差が生じなくなるからである。

【0044】以下、この実施の形態における処理について、説明する。図3は、この実施の形態において、試料CMOS-LSI100の故障箇所の検出のために行われる処理を示すフローチャートである。

【0045】最初に、WS111は、オペレータによる入力装置(WS111が備える)からの指示に従って、真空容器に入れられた試料CMOS-LSI100の位置を調整し、測定の対象となる領域に電子銃110から電子ビーム109が照射されるように調整する。さらに、WS111は、ディスプレイ112に表示される画像の焦点やコントラストを最適化する(ステップS200)。

【0046】次に、WS111は、パルスジェネレータ 103及び定電圧電源104を制御し、電源線端子10 6、接地線端子107、信号線端子108をそれぞれ介 して試料CMOS-LSI100の電源線、接地線、信 号線にそれぞれ図2に示す電源線電圧、接地線電圧、信 号線電圧を印加させる。これらの電圧の印加は、少なく とも後述する電位像の取得が終了するまで、続けられる (ステップS201)。

【0047】次に、WS111は、電源線電圧のパルスの立ち下がり直前の期間である期間T2(複数回)において二次電子検出器105が検出した試料CMOS-LSI100からの二次電子の量を取得する。このとき取得された二次電子の量は、断線箇所の前後で差が現れないものであり、WS111は、この検出量に基づいて正常状態の電位像を生成する(ステップS202)。

【0048】次に、WS111は、電源線電圧のバルスの立ち上がり直後の期間である期間T1(複数回)において二次電子検出器105が検出した試料CMOS-LSI100からの二次電子の量を取得する。このとき取得された二次電子の量は、断線箇所の前後で差が現れるものであり、WS111は、この検出量に基づいて故障状態の電位像を生成する(ステップS203)。

【0049】なお、WS111は、期間T1と期間T2とにおける二次電子の量の取得を並行して順次行い、電位像の生成に必要なデータが得られた時点で、それぞれの期間で取得した二次電子の量に基づいて各電位像を順次生成してもよい。すなわち、ステップS202とS203の処理を並行して行ってもよい。

【0050】次に、WS111は、ステップS202で 生成した正常状態の電位像とステップS203で生成した故障状態の電位像との明度分布の差を比較し、この明度分布差が所定の閾値よりも大きいか小さい(同一含む)かを判別する(ステップS204)。

【0051】ステップS204で明度分布の差が所定の 関値より小さいと判別した場合は、そのままステップS 206の処理に進む。一方、ステップS204で明度分 布の差が所定の関値よりも大きいと判別した場合は、W S111は、故障状態の電位像の明度分布を基にして、 正常状態の電位像の明度分布をその差が最小になるよう に補正して(ステップS221)、ステップS206の 処理に進む。

【0052】ステップS206では、WS111は、正常状態の電位像(ステップS221で補正されている場合は、補正されたもの)と故障状態の電位像をディスプレイ112に交互に表示させ、オペレータに提示する。【0053】オペレータは、これら2つの画像を目視により確認し、両者で明度が異なる領域、すなわち断線箇所があるかどうかを識別して対応する入力をWS111

の入力装置から行う。そして、WS111は、どのよう

な入力がされたかを判別する(ステップS207).

【0054】ステップS207で明度が異なる領域がないことに対応する入力があったと判別したときは、WS111は、試料CMOS-LSI100の測定領域を次の隣接する領域に移動させる(ステップS211)。そして、ステップS200の処理に戻り、WS111は、次の領域について同一の処理を繰り返す。

【0055】一方、ステップS207で明度が異なる領域があることに対応する入力があったと判別したときは、WS111は、試料CMOS-LSI100に断線故障箇所が検出されたと判断し、試料CMOS-LSI100を故障品として取り扱うための所定の処理を行う(ステップS210)。そして、このフローチャートの処理を終了する。

【0056】以下、この実施の形態における処理を、具体的な例を挙げて説明する。ここで、図1に示すバルスジェネレータ103から試料CMOS-LSI100の電源線に印加する電源線電圧を5Vと2.5Vの間に振幅する様に設定し、試料CMOS-LSIの接地線に印加する接地線電圧を2.6Vと0Vとの間に振幅する様に設定する。また、電源線電圧と接地線電圧とのバルス周波数は2000Hzに、電源線電圧と接地線電圧とのパルスの位相差は180度に設定する。

【0057】WS111は、電源線電圧が高い方の5Vとなっている間の期間T1で二次電子検出器105が検出した二次電子の量を取得し、更に同様の期間T1での繰返し二次電子の量を取得し、これを積算してSN比を向上させることによって、正常状態の電位像を生成する(ステップS202)。また、WS111は、電源線電

圧が高い方の5 Vとなっている間の期間T2で二次電子 検出器105が検出した二次電子の量を取得し、更に同 様の期間T2での繰返し二次電子の量を取得し、これを 積算してSN比を向上させることによって、故障状態の 電位像を生成する(ステップSS203)。

【0058】このようにして得られた電位像の例を、図4(A)、(B)に示す。図4(A)は、電位像内に故障配線を含むがが電源線電圧が立ち下がる前の期間T2で電位像を取得することによって得られる擬似的な正常状態の電位像(実施の形態の説明においては、単に正常状態の電位像という)の模式図である。一方、図4

(B)は、電源電圧が立ち上がった後の期間T1で電位像を取得することによって得られる故障状態の電位像の模式図である。

【0059】図中、参照符号301は高い電位が伝播している配線、参照符号302は配線が存在しない領域、参照符号303は低い電位が伝播している領域、参照符号304は断線による高抵抗故障箇所、参照符号305は高抵抗による配線遅延によって電位変化の伝播に時間を要する配線を、それぞれ示している示している。また、図4(A)、(B)に示す例では、正常状態の電位像と故障状態の電位像との明度分布にほとんど差が生じていない。

【0060】WS111は、図4(A)の正常状態の電位像と図4(B)の異常状態の電位像とを交互にディスプレイ112に表示させる(ステップS206)。オペレータは、このようにディスプレイ112に正常状態の電位像と異常状態の電位像とを目視で比較すると、配線305の位置で電位像に明度の変化があることがわかり、高抵抗箇所304での断線がわかる。

【0061】また、正常状態の電位像と故障状態の電位像とにの明度分布に差がある場合は、WS111は、明度分布の差を最小とすべく、正常状態の電位像に画像処理を施して、明度分布の差を最小にするようにする(ステップS221)。ここで、図5(A)は、正常状態の電位像の例を示し、図5(B)は、図5(A)の電位像を明度分布を故障状態の電位像に合わせる画像処理を施した正常状態の電位像の例を示す。図5(C)は、故障状態の電位像の例を示す。

【0062】WS111は、図5(B)の正常状態の電位像と図5(C)の異常状態の電位像とを交互にディスプレイ112に表示させる(ステップS206)。オペレータは、このようにディスプレイ112に正常状態の電位像と異常状態の電位像とを目視で比較すると、配線305の位置で電位像に明度の変化があることがわかり、高抵抗箇所304での断線がわかる。

【0063】以上説明したように、この実施の形態にかかる電子ビームテスタ10によれば、試料CMOS-LSI100に断線箇所がある場合に、断線箇所304が現れる故障状態の電位像と、断線箇所が現れない正常状

態の電位像とを生成することができる。そして、これらの2つの電位像をディスプレイ112に交互に表示することによって、オペレータが故障箇所を判別することができる。

【0064】ところで、この電子ビームテスタ10では、故障状態の電位像と正常状態の電位像とを取得するために、断線箇所を含む試料CMOS-LSI100の電源線、接地線及び信号線にそれぞれ図2に示す電源線電圧、接地線電圧及び信号線電圧を印加し、に電子ビーム109を照射するだけでよい。このため、電子ビームテスタを2台用意したり、良品のLSIと故障品のLSIとを交換したりすることが不要となり、簡易かつ高速に試料CMOS-LSI100の断線箇所を検出することができる。

【0065】しかも、ディスプレイ112に交互に表示される故障状態の電位像と正常状態の電位像とから故障箇所をオペレータが比較判別できるようにするため、レイアウトデータを用いた実時間画像処理や、故障状態の電位像と正常状態の電位像との位置ずれを補正するといった処理も必要ない。このため、この電子ビームテスタ10によれば、試料CMOS-LSI100の故障箇所を簡易かつ高速に検出することができる。

【0066】[第2の実施の形態]この実施の形態において、電子ビームテスタ10の構成は、第1の実施の形態のもの(図1)と同一である。但し、この実施の形態では、故障箇所の検出のためにWS111が行う処理(記憶媒体113に記憶されている制御プログラム)が、第1の実施の形態のものと若干異なり、正常状態の電位像と故障状態の電位像との差像を生成することで、試料CMOS-LSI100の故障箇所の検出をし易くしている。

【0067】以下、この実施の形態における処理について、説明する。図6は、この実施の形態において、試料 CMOS-LSI100の故障箇所の検出のために行われる処理を示すフローチャートである。このフローチャートの処理は、ステップS208とステップS209とが、第1の実施の形態のもの(図3)と異なる。

【0068】WS111は、ステップS204またはS211まで第1の実施の形態と同様の処理を行い、ステップS208に進む。ステップS208では、WS111は、正常状態の電位像(ステップS221で補正されている場合は、補正されたもの)と故障状態の電位像との差像を生成し、ディスプレイ112に表示させ、オペレータに提示する。

【0069】オペレータは、この差像を目視により確認し、他の領域と明度が異なる領域、すなわち断線箇所があるかどうかを識別して対応する入力をWS111の入力装置から行う。そして、WS111は、どのような入力がされたかを判別する(ステップS209)。

【0070】ステップS209で明度が異なる領域がな

いことに対応する入力があったと判別したときは、ステップS211に進み、明度が異なる領域があることに対応する入力があったと判別したときは、ステップS210に進み、それぞれ第1の実施の形態と同様の処理を行う。

【0071】以下、この実施の形態における処理を、具体的な例を挙げて説明する。ここで、試料CMOS-LSI100の電源線及び接地線に印加するパルス電圧は、第1の実施の形態の具体例で示したものと同一であり、正常状態の電位像と故障状態の電位像との生成方法も第1の実施の形態での具体例と同一である。また、この例では、正常状態の電位像と故障状態の電位像との明度分布に差がないものとする。そして、WS111で、さらに生成した正常状態の電位像と故障状態との電位像との差像が生成され、ディスプレイ112に表示される(ステップS208)。

【0072】ここで、図7(A)は、試料CMOS-LSI100から得られる正常状態の電位像と故障状態の電位像との差像であって、故障箇所がない領域から得られたものを示す。一方、図7(B)は、試料CMOS-LSI100から得られる正常状態の電位像と故障状態の電位像との差像であって、故障箇所がある領域からLSIから得られたものを示す。

【0073】図7(A)と図7(B)とを比較すると、故障箇所がある領域から得られた差像では、断線による高抵抗箇所304よりも先の配線305の領域の画像の濃度が他の領域と異なることがわかる。オペレータは、このようにディスプレイ112に表示された差像を目視で比較すると、配線305の位置で電位像に明度の変化があることがわかり、高抵抗箇所304での断線がわかる。

【0074】以上説明したように、この実施の形態にかかる電子ビームテスタ10によれば、試料CMOS-LSI100に断線箇所がある場合に、断線箇所304が現れる故障状態の電位像と、断線箇所が現れない正常状態の電位像とを生成し、さらにこれらの差像が生成される。そして、この差像をディスプレイ112に表示することによって、オペレータが断線箇所を判別することができる。

【0075】ここで、差像は、断線箇所がある場合に、 それを含む配線のみが他と異なる明度で表示されるよう になるため、この実施の形態にかかる電子ビームテスタ では、第1の実施の形態の効果に加えて、故障箇所の検 出が容易になるという効果がある。

【0076】[第3の実施の形態]この実施の形態において、電子ビームテスタ10の構成は、第1の実施の形態のもの(図1)と同一である。但し、この実施の形態では、故障箇所の検出のためにWS111が行う処理(記憶媒体113に記憶されている制御プログラム)が、第1の実施の形態のものと若干異なり、WS111

は、電源線電圧が接地線電圧よりも低いときで、それぞれ期間T1、T2と位相が180度異なる期間T3、T4における故障状態の電位像と正常状態の電位像とを生成し、さらに故障状態の電位像同士、正常状態の電位像同士の差像を生成する。

【0077】以下、この実施の形態における処理について、説明する。図8は、この実施の形態において、試料 CMOS-LSI100の故障箇所の検出のために行われる処理を示すフローチャートである。このフローチャートの処理は、ステップS2021、ステップS2032、ステップS2041、ステップS2061、ステップS2071及びステップS2211が第1の実施の形態のもの(図3)と異なる。

【0078】ステップS203までは、WS111は、第1の実施の形態と同一の処理を行い、ステップS2021では、WS111は、電源線電圧のパルスの立ち上がり直前の期間である期間 T4(複数回)において二次電子検出器105が検出した試料CMOS-LSI100からの二次電子の量を取得する。WS111は、この検出量に基づいて逆位相での正常状態の電位像を生成する(ステップS2021)

【0079】次に、WS111は、ステップS202で生成した正常状態の電位像とステップS2021で生成した逆位相での正常状態の電位像との差像(以下、正常差像という)を生成する。この正常差像する場合、WS111は、試料CMOS-LSI100の断線箇所を含む配線が中間階調でない「明」または「暗」で表示されるような所定の調整を行う(ステップS2022)。

【0080】次に、WS111は、電源線電圧のパルスの立ち下がり直後の期間である期間T3(複数回)において二次電子検出器105が検出した試料CMOS-LSI100からの二次電子の量を取得する。WS111は、この検出量に基づいて逆位相での故障状態の電位像を生成する(ステップS2031)。

【0081】次に、WS111は、ステップS202で生成した故障状態の電位像とステップS2021で生成した逆位相での故障状態の電位像との差像(以下、故障差像という)を生成する。この故障差像する場合、WS111は、試料CMOS-LSI100の断線箇所を含む配線が中間階調でない「明」または「暗」で表示されるような所定の調整を行う(ステップS2032)。

【0082】なお、第1の実施の形態と同様に、WS1 11は、ステップS201からS2032までの処理を 並行して行ってもよい。

【0083】次に、WS111は、ステップS2022 で生成した正常差像とステップS2032で生成した故 障差像との明度分布の差を比較し、この明度分布差が所 定の閾値よりも大きいか小さい(同一含む)かを判別す る(ステップS2041)。

【0084】ステップS2041で明度分布の差が所定の閾値より小さいと判別した場合は、そのままステップS206の処理に進む。一方、ステップS2041で明度分布の差が所定の閾値よりも大きいと判別した場合は、WS111は、故障差像の明度分布を基にして、正常差像の明度分布をその差が最小になるように補正して(ステップS2211)、ステップS2061の処理に進む。

【0085】ステップS2061では、WS111は、 正常差像 (ステップS2211で補正されている場合 は、補正されたもの)と故障状差像をディスプレイ11 2に交互に表示させ、オペレータに提示する。

【0086】オペレータは、これら2つの画像を目視により確認し、両者で明度が異なる領域、すなわち断線箇所があるかどうかを識別して対応する入力をWS111 の入力装置から行う。そして、WS111は、どのような入力がされたかを判別する(ステップS2071)。【0087】ステップS2071で明度が異なる領域がないことに対応する入力があったと判別したときは、ステップS211に進み、明度が異なる領域があることに対応する入力があったと判別したときは、ステップS210に進み、それぞれ第1の実施の形態と同様の処理を行う。

【0088】以下、この実施の形態における処理を具体的な例を挙げて説明する。図9(A)は、正常状態の電位像の差像の例を示し、図9(B)は、観測領域内に故障箇所304を含む故障状態の電位像の差像の例を示す。

【0089】図9(A)と図9(B)とを比較すると、正常状態の差像と故障状態の電位像の差像とで断線箇所を含む配線(但し、断線箇所の手前)の濃度がほぼ同じに現れる。オペレータは、このようにディスプレイ112に正常状態の差像と異常状態の差像とを目視で比較すると、配線305の位置で電位像に明度の変化があることがわかり、高抵抗箇所304での断線がわかる。

【0090】以上説明したように、この実施の形態にかかる電子ビームテスタ10によれば、試料CMOS-LSI100に断線箇所がある場合に、断線箇所304が現れる故障状態の電位像と、断線箇所が現れない正常状態の電位像と通常の位相と逆位相とで生成し、これらの差像が生成される。そして、これらの2つの差像をディスプレイ112に交互に表示することによって、オペレータが故障箇所を判別することができる。

【0091】ここで、この実施の形態にかかる電子ビームテスタ10では、故障状態と正常状態とのそれぞれで生成する差像において、故障箇所から先の配線を中間明度でない「明」または「暗」とすることが可能となるので、第1の実施の形態の効果に加えて、故障箇所の検出がより容易になるという効果がある。

【0092】[第4の実施の形態] この実施の形態において、電子ビームテスタ10の構成は、第1の実施の形態のもの(図1)と同一である。但し、この実施の形態では、故障箇所の検出のためにWS111が行う処理(記憶媒体113に記憶されている制御プログラム)

が、第3の実施の形態のものと若干異なり、WS111 は、故障状態の電位像同士の差像と、正常状態の電位像 同士の差像とからさらに差像を生成する。

【0093】以下、この実施の形態における処理について、説明する。図10は、この実施の形態において、試料CMOS-LSI100の故障箇所の検出のために行われる処理を示すフローチャートである。このフローチャートの処理は、ステップS2081及びステップS2091の処理が、第3の実施の形態のもの(図8)と異なる。

【0094】WS111は、ステップS2041またはステップS2211の後、ステップS2081の処理に進む。ステップS2081では、WS111は、正常差像(ステップS2211で補正されている場合は、補正されたもの)と故障差電位像との差像を生成し、ディスプレイ112に表示させ、オペレータに提示する。

【0095】オペレータは、この差像を目視により確認し、他の領域と明度が異なる領域、すなわち断線箇所があるかどうかを識別して対応する入力をWS111の入力装置から行う。そして、WS111は、どのような入力がされたかを判別する(ステップS2091)。

【0096】ステップS2091で明度が異なる領域がないことに対応する入力があったと判別したときは、ステップS211に進み、明度が異なる領域があることに対応する入力があったと判別したときは、ステップS210に進み、それぞれ第1の実施の形態と同様の処理を行う。

【0097】以下、この実施の形態における処理を具体的な例を挙げて説明する。図11(A)は、断線箇所を含む配線の明度を最低(暗)にした画像の例を示し、図11(B)は、断線箇所を含む配線の明度を最高(明)にした画像の例を示す。

【0098】これらの図を、図7(B)と比較すると、この実施の形態にかかる電子ビームテスタ10でディスプレイ112に表示される画像では、断線箇所を含む配線が中間明度でない「暗」または「明」となり、中間明度で表示されている第2の実施の形態のもの(図7

(B))に比べて容易に識別可能となることがわかる。 【0099】また、これらの図を図9(A)、(B)と 比較すると、故障箇所を含む配線のみが他の領域と異な る明度でディスプレイ112に表示されることとなるの で、オペレータが容易に故障箇所を含む配線を識別でき るようになることがわかる。

【0100】以上説明したように、この実施の形態にかかる電子ビームテスタ10によれば、試料CMOS-L

SI100に断線箇所がある場合に、断線箇所304が現れる故障状態の電位像と、断線箇所が現れない正常状態の電位像と通常の位相と逆位相とで生成し、これらの差像が生成される。これら2つの差像の差像が、さらに生成される。そして、この差像をディスプレイ112に表示することによって、オペレータが故障箇所を判別することができる。

【0101】ここで、この実施の形態にかかる電子ビームテスタ10では、故障状態と正常状態とのそれぞれで生成する差像において、故障箇所から先の配線を中間明度でない「明」または「暗」とすることが可能となるので、第2の実施の形態の効果に加えて、故障箇所の検出がより容易になるという効果がある。また、断線箇所がある場合に、それを含む配線のみが他と異なる明度で表示されるようになるため、この実施の形態にかかる電子ビームテスタでは、第3の実施の形態の効果に加えて、故障箇所の検出が容易になるという効果がある。

【0102】 [実施の形態の変形] 本発明は、上記の実施の形態に限定されず、種々の変形が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、説明する。

【0103】上記の第1~第4の実施の形態では、断線などの高抵抗箇所の検出対象となるLSIは、CMOS構造をとるものとしていた。しかしながら、本発明は、CMOS構造のLSIの故障検出に適するのはいうまでもないが、CMOS構造をとらないLSIであっても、断線などの高抵抗性故障を検出する場合に、適用することができる。

【0104】上記の第1~第4の実施の形態では、LS Iの配線中の断線故障を検出するものとして、本発明の説明を行っていた。しかしながら、本発明は、ショートなどの他の配線故障、或いはストレスマイグレーションやLSIの製造工程におけるマスクの目ずれなどによってピアホールに生じる高抵抗性故障の検出にも適用することができる。

【0105】上記の第1~第4の実施の形態では、WS 111は、二次電子検出器105が検出した二次電子の放出量に応じて明暗の差を付けた電位像、すなわちグレースケールによる電位像を生成していた。これに対して、WS111は、二次電子の放出量に応じて色彩を変化させた電位像、すなわちカラースケールによる電位像を生成してもよい。

【0106】上記の第1~第4の実施の形態では、試料 CMOS-LSI100の電源線に印加する電源線電圧 のパルスの立ち下がり直前の期間T2(または期間T4)において二次電子検出器105が検出した二次電子の放出量に基づいて、正常状態の電位像を生成していた。しかしながら、試料CMOS-LSI100の故障 箇所304の前後で二次電子の放出量に変化が現れないのであれば、パルスの立ち下がり直前までいかない期間

であっても、二次電子の放出量を取得して正常状態の電位像を生成することも可能である。また、同様に、試料 CMOS-LSI100の故障箇所304の前後で二次電子の放出量に変化が現れるのであれば、パルスの立ち下がりからかなり経過した期間であっても、二次電子の放出量を取得して故障状態の電位像を生成することも可能である。

【0107】上記の第1~第4の実施の形態では、オペレータがディスプレイ112に表示された電位像を目視して明度が異なる領域があるかどうかを判断し、その判断結果をWS111に入力していた。そして、この入力に応じてWS111で断線箇所の検出と判断するか、電位像の取得範囲を移動するかを行っていた。これに対して、明度の異なる領域の判断をWS111でソフトウェア処理によって行ってもよい。このようなソフトウェア処理として、例えば、正常状態の電位像と故障状態の電位像との互いに同一位置の画素同士で、明度が一定量以上異なる画素が一定量以上で連続しているかどうかを判別するものがある。

【0108】上記の第3、第4の実施の形態では、正常状態での電位像(期間T2)とその逆位相の電位像(期間T4)、故障状態の電位像(期間T1)とその逆位相の電位像(期間T3)をそれぞれ生成してから(ステップS202、203、2021、2031)、さらに正常状態の差像と故障状態の差像とを生成していた(ステップS2022、2032)。これに対して、例えば、期間T1とT2において二次電子検出器105が検出した二次電子の放出量はプラス、期間T3と期間T4において二次電子検出器105が検出した二次電子の放出量はマイナスとして二次電子の放出量を取り扱うことで、正常状態の差像及び故障状態の差像と実質的に同一の電位像を生成することができる。

【0109】上記の第1~第4の実施の形態では、WS 111の制御プログラムを記憶する記憶媒体113として、ROMを挙げていた。しかしながら、記憶媒体11 3の種類は、磁気ディスク装置などでもよい。また、WS111の制御プログラムは、CD-ROMやフロッピーディスクなどに格納して配布してもよい。

[0110]

【発明の効果】以上説明したように、本発明によれば、 検査対象となる半導体集積回路の故障を検出するため に、半導体集積回路に電子ビームを照射するだけよい で、その故障箇所の検出が簡易かつ高速に行える。

【0111】また、レイアウトデータを用いた実時間画像処理や、良品と故障品の電位像の位置ずれや明度ずれを補正するといった処理も必要なくなり、簡易かつ高速に半導体集積回路の故障箇所を検出することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態にかかる電子ビーム テスタの構成を示す図である。 【図2】本発明の第1の実施の形態において、試料LS Iの電源線、接地線及び信号線に印加される電圧を示す 図である。

【図3】本発明の第1の実施の形態にかかる処理を示すフローチャートである。

【図4】本発明の第1の実施の形態での具体例において、試料CMOS-LSIから得られる電位像の模式図であり、(A)は正常状態のものを、(B)は故障状態のものをそれぞれ示す。

【図5】本発明の第1の実施の形態での具体例において、試料CMOS-LSIから得られる電位像の模式図であり、(A)は正常状態のものを、(B)は(A)に画像処理をしたものを、(C)は故障状態のものをそれぞれ示す。

【図6】本発明の第2の実施の形態にかかる処理を示すフローチャートである。

【図7】本発明の第2の実施の形態での具体例において、試料CMOS-LSIから得られる正常状態の電位像と故障状態の電位像との差像の模式図であり、(A)は故障箇所がない領域から得られたものを、(B)は故障箇所がある領域からLSIから得られたものをそれぞれ示す。

【図8】本発明の第3の実施の形態にかかる処理を示すフローチャートである。

【図9】本発明の第3の実施の形態での具体例において、試料CMOS-LSIから得られる電位像の差像の

模式図であり、(A)は正常状態のものを、(B)は故障状態のものをそれぞれ示す。


【図10】本発明の第4の実施の形態にかかる処理を示すフローチャートである。

【図11】本発明の第4の実施の形態での具体例において、試料CMOS-LSIから得られる正常状態の差像と故障状態の差像との差像の模式図であり、(A)は故障箇所がない領域から得られたものを、(B)は故障箇所がある領域からLSIから得られたものをそれぞれ示す。


【符号の説明】

- 10 電子ビームテスタ
- 100 試料CMOS-LSI
- 101 走查型電子顕微鏡(SEM)
- 103 パルスジェネレータ
- 104 定電圧電源
- 105 二次電子検出器
- 106 電源線端子
- 107 接地線端子
- 108 信号線端子
- 109 一次電子ビーム
- 110 電子銃
- 111 ワークステーション(WS)
- 112 ディスプレイ
- 113 記憶媒体


【図1】









【図3】







【図6】









【図10】.

